Ein neuer Testchip zur Charakterisierung durch Packagingverfahren verursachter mechanischer Spannungen
Konferenz: Mikrosystemtechnik Kongress 2005 - Mikrosystemtechnik Kongress 2005
10.10.2005 - 12.10.2005 in Munich, Germany
Tagungsband: Mikrosystemtechnik Kongress 2005
Seiten: 4Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Hirsch, Sören; Schmidt, Bertram (Otto-von-Guericke-Universität Magdeburg, Institut für Mikro- und Sensorsysteme, Postfach 4120, 39016 Magdeburg, Deutschland)
Inhalt:
In diesem Beitrag wird eine neue Methode zur Abschätzung und Minimierung der durch Packagingverfahren hervorgerufenen mechanischen Spannungen vorgestellt. Um die im Siliciumtestchip auftretenden mechanischen Spannungen messtechnisch zu erfassen, werden eindiffundierte piezoresistive Halbleiterwiderstände genutzt. Die optimale Position zur Platzierung des Widerstandnetzwerkes wurde mit Hilfe der Finite-Elemente-Methode (FEM) ermittelt.