Strombelastbarkeit von Layouts - Design, Simulation und Messung

Konferenz: Elektronische Baugruppen und Leiterplatten - EBL 2012 - Hochentwickelte Baugruppen in Europa - 6. DVS/GMM-Tagung
14.02.2012 - 15.02.2012 in Stuttgart, Deutschland

Tagungsband: Elektronische Baugruppen und Leiterplatten - EBL 2012

Seiten: 4Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Adam, Johannes (ADAM Research, Theodor-Heuss-Str. 12, 69181 Leimen, Deutschland)
Mitchell, Marc (Robert Bosch GmbH, Robert-Bosch-Str. 2, 71701 Schwieberdingen, Deutschland)

Inhalt:
Leiterplatten im Automotive-Bereich und in der Leistungselektronik müssen hohe Ströme transportieren, wobei die Temperatur einen Schwellenwert nicht überschreiten darf. Die genauere Betrachtung von Schaltungen auf Multilayerboards führt aber schnell zu einer komplexen dreidimensionalen Stromheizung und zu entsprechenden Wechselwirkungen im Wärmetransport. Daher können sowohl die alte Richtlinie ICP-2221 als auch die neue IPC-2152 nur sehr grobe und spezielle Anhaltspunkte für einen maximalen Stromwert, bzw. die Leiterbahnparameter liefern. Um realistische Aussagen zu erhalten, berechnen wir detailliert durch die numerische Lösung der Potential- und Fouriergleichung, auf realistischen kompletten Layouts die Potentialverteilung (Spannungsabfall) den Stromfluss, die lokale Heizung und die Temperaturverteilung mit hoher Auflösung. Dabei wird auch der vertikale Transport berücksichtigt. Da die Ergebnisse einer neu eingeführten Simulationsmethode immer an realen Testobjekten überprüft werden, stellen wir auch Methode und Erfahrungen mit thermischer und elektrischer Messtechnik an Leiterplatten vor. Die thermischen und elektrischen Messergebnisse stimmen mit der Simulation im Rahmen einer Abweichung von 10 % sehr gut überein. Letztendlich soll die Simulationsmethode erreichen, wie man neue Leiterplattenentwicklungen im Vorfeld effektiver, sicherer und kostengünstiger gestalten kann.