SystemC-Fehlersimulation auf der Systemebene mit nebenläufig-komparativen Verfahren
Konferenz: Zuverlässigkeit und Entwurf - 5. GI/GMM/ITG-Fachtagung
27.09.2011 - 29.09.2011 in Hamburg-Harburg, Deutschland
Tagungsband: Zuverlässigkeit und Entwurf
Seiten: 8Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Lu, Weiyun; Radetzki, Martin (Institut für Technische Informatik, Universität Stuttgart, Deutschland)
Inhalt:
Wir schlagen Erweiterungen der SystemC-Simulationsbibliothek sowie automatisierbare Modelltransformationen vor, die eine effiziente Fehlersimulation auf der Systemebene ermöglichen. Der Ansatz basiert auf erweiterten Datentypen, die neben dem fehlerfreien Referenzwert eine beliebige Anzahl fehlerhafter Werte darstellen, welche sich aus modellierten Fehlern ergeben. Fehler werden in die mit diesen Datentypen deklarierten Simulationsobjekte injiziert und im Laufe der Simulation zu anderen Variablen oder SystemC-Kanälen propagiert. Sobald ein Fehler bezüglich seiner Auswirkungen klassifiziert werden kann, wird er aus der Simulation entfernt. Mehrere Fehler werden in einem Simulationslauf nebenläufig gehandhabt. Die Effizienz des Verfahrens wird mit einer Performanzmetrik analysiert und durch zwei Fallstudien empirisch untermauert. Eine weitere Fallstudie zeigt eine Anwendung im Entwurf fehlertoleranter Algorithmen.