Neue Teststrukturen zur Messung von Matching und Alterung an MOS-Transistoren

Konferenz: Zuverlässigkeit und Entwurf - 3. GMM/GI/ITG-Fachtagung
21.09.2009 - 23.09.2009 in Stuttgart, Germany

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 6Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Meister, Michael; Nuernbergk, Dirk (IMMS gGmbH, Ilmenau, Deutschland)

Inhalt:
Mit geringer werdenden Strukturabmessungen werden Fragen der Zuverlässigkeit von Einzeltransistoren innerhalb des Entwurfsflusses von integrierten Schaltungen immer wichtiger. So ist z.B. Hot Carrier Injection (HCI) ein Effekt, der die Zuverlässigkeit von MOS-Transistoren beeinflusst. Um diesen und andere Effekte untersuchen zu können, ist es wichtig, geeignete Teststrukturen zu entwerfen, welche auch in den Ritzgräben eines prozessierten Wafers verwendbar sind. Zudem muss eine Vielzahl von Bauelementen verschiedener W/L-Abstufungen testbar sein und die Strukturen sollten nur einmal während des erforderlichen Langzeittests angetastet werden. In diesem Artikel werden neue Teststrukturen beschrieben, die die beschriebenen Forderungen erfüllen. Außerdem werden Messergebnisse zum HCI-Effekt von NMOS-Transistoren vorgestellt, welche mit den neuen Teststrukturen ermittelt wurden.