Robustheitsvalidierung digitaler Schaltungen und Systeme mittels effizienter Alterungsanalyse

Abstract:
Die Alterung integrierter Schaltungen kann in modernen Technologien nicht länger unberücksichtigt bleiben. Zugleich wird es durch die zunehmende Systemkomplexität immer wichtiger, den Entwurf auf höhere Ebenen zu verlagern. In diesem Beitrag wird daher ein alterungsgewahres Timing-Modell vorgestellt, das eine effiziente Alterungsanalyse oberhalb der Transistor- bzw. Gatter-Ebene ermöglicht. Mit einem auf diesem Modell aufbauenden Verfahren zur Robustheitsvalidierung digitaler Schaltungen wird ein mögliches Anwendungsfeld präsentiert, das in sicherheitsrelevanten Bereichen immer wichtiger wird.