Verifikation von Zeitbedingungen analoger Schaltungen durch Model-Checking-Verfahren
Conference: ANALOG '05 - 8. GMM/ITG-Diskussionssitzung: Entwicklung von Analogschaltungen mit CAE-Methoden
03/16/2005 - 03/18/2005 at Hannover, Deutschland
Proceedings: ANALOG '05
Pages: 6Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Platte, Daniel (Infineon Technologies AG, München, Deutschland)
Grabowski, Darius; Barke, Erich (Institut für Mikroelektronische Systeme, Universität Hannover, Deutschland)
Hedrich, Lars (Institut für Informatik, Universität Frankfurt/Main, Deutschland)
Abstract:
In diesem Beitrag präsentieren wir Algorithmen zum Model-Checking analoger Schaltungen unter Berücksichtigung von Zeitbedingungen und eine Methodik, wie diese zur Verifikation von zeitbasierten Spezifikationskriterien eingesetzt werden können. Dazu wurde ein bekanntes Verfahren zum Model-Checking integrierter analoger Schaltungen um die Berücksichtigung von Zeitverhalten erweitert. Anhand von zwei beispielhaften Schaltungen wird das Verfahren erläutert und ein Vergleich mit der herkömmlichen Verifikation durch Schaltungssimulation gezogen.