Hardware-Software-Co-Synthese zur Verbesserung der Fehlertoleranz

Abstract:
Eingebettete Systeme bestehen aus Hardware und Software und werden in sicherheitskritischen Bereichen wie z.B. in der Luftund Raumfahrt eingesetzt. Durch die zunehmende Integrationsdichte moderner, digitaler Schaltkreise steigt die Anfälligkeit dieser Systeme für transiente Fehler. Techniken um eingebettete Systeme gegen transiente Fehler abzusichern, d.h. die Fehlertoleranz dieser Systeme zu steigern, werden oft entweder nur in Hardware oder nur in Software implementiert. In dieser Arbeit befassen wir uns mit der Synthese von Techniken zur Steigerung der Fehlertoleranz eines eingebetteten Systems unter Berücksichtigung von Hardware und Software. Wir nutzen einen neuartigen Ansatz basierend auf Modellprüfung um die Fehlertoleranz von Softwareprogrammen unter Betrachtung des Maschinencodes zu bewerten. In diesen Ansatz wird ein existierendes Bewertungsverfahren für Hardwarekomponenten eingebettet. Weiter präsentieren wir einen iterativen Algorithmus, der ein eingebettetes System mit unserem Verfahren bewertet und Techniken zur Fehlertoleranz in Hardware und Software synthetisiert. Wir evaluieren den Algorithmus in einer Fallstudie für ein eingebettetes System zur Kollisionsvermeidung von Flugzeugen.