Eine neue Fehlertoleranzmethode zur Verringerung des Flächenaufwandes von TMR-Systemen
Conference: Zuverlässigkeit und Entwurf - 4. GMM/GI/ITG-Fachtagung
09/13/2010 - 09/15/2010 at Wildbad Kreuth, Germany
Proceedings: Zuverlässigkeit und Entwurf
Pages: 8Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Augustin, Michael (BTU Cottbus, Institut für Informatik, PO Box 10 13 44, 03013 Cottbus, Deutschland)
Gössel, Michael (Universität Potsdam, Institut für Informatik, August-Bebel-Straße 89, 14482 Potsdam, Deutschland)
Kraemer, Rolf (IHP GmbH, Abteilung System Design, Im Technologiepark 25, 15236 Frankfurt (Oder), Deutschland)
Abstract:
In dieser Arbeit wird eine neue Fehlertoleranzmethode für kombinatorische Schaltungen vorgestellt. Ein System kann damit, bezüglich einer beliebig wählbaren Teilmenge X1 aller Eingaben, fehlertolerant entworfen werden. Für alle Eingaben aus X1 ist das System genauso fehlertolerant wie ein System, das mit der Technik der dreifach modularen Redundanz (TMR) ausgestattet ist. Verglichen mit TMR kann jedoch der notwendige Flächenaufwand erheblich verringert werden. Die Methode ist optimal auf die tatsächlich benötigten Anforderungen bezüglich der Fehlertoleranz abgestimmt, da der Designer frei entscheiden kann, für welche Eingaben das System fehlertolerant sein soll.