Auswirkung von Paramterschwankungen bei verschiedenen Fertigungsverfahren von Kupfer-Leitungsstrukturen
Conference: Zuverlässigkeit und Entwurf - 4. GMM/GI/ITG-Fachtagung
09/13/2010 - 09/15/2010 at Wildbad Kreuth, Germany
Proceedings: Zuverlässigkeit und Entwurf
Pages: 2Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Heinig, Andy (Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung, Zeunerstrasse 38, 01069 Dresden, Deutschland)
Abstract:
Für die Fertigung von Kupfer-Verbindungsleitungen in modernen Deep-Sub-Micron (DSM) Strukturen wird häufig das Dual-Damascene-Fertigungsverfahren verwendet. Bei diesem Verfahren gibt es aber unterschiedliche Fertigungsvarianten, so dass es Leitungsstacks - Verbund mehrer Leitungsebenen - mit unterschiedlicher Anzahl von z.B. Ätz-Stopp Schichten gibt. Da die Fertigung von Leitungstrukturen - ähnlich der von Transistoren - nicht ohne Schwankungen erfolgen kann, wird der Einfluss der Schwankungen auf die Leitungsparasitäten - vor allem Kapazitäten - bei den verschiedenen Stackaufbauten untersucht. Weiterhin wird untersucht, ob diese Unterschiede auch in Schaltungen Auswirkungen haben.