Neue Teststrukturen zur Messung von Matching und Alterung an MOS-Transistoren
Conference: Zuverlässigkeit und Entwurf - 3. GMM/GI/ITG-Fachtagung
09/21/2009 - 09/23/2009 at Stuttgart, Germany
Proceedings: Zuverlässigkeit und Entwurf
Pages: 6Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Meister, Michael; Nuernbergk, Dirk (IMMS gGmbH, Ilmenau, Deutschland)
Abstract:
Mit geringer werdenden Strukturabmessungen werden Fragen der Zuverlässigkeit von Einzeltransistoren innerhalb des Entwurfsflusses von integrierten Schaltungen immer wichtiger. So ist z.B. Hot Carrier Injection (HCI) ein Effekt, der die Zuverlässigkeit von MOS-Transistoren beeinflusst. Um diesen und andere Effekte untersuchen zu können, ist es wichtig, geeignete Teststrukturen zu entwerfen, welche auch in den Ritzgräben eines prozessierten Wafers verwendbar sind. Zudem muss eine Vielzahl von Bauelementen verschiedener W/L-Abstufungen testbar sein und die Strukturen sollten nur einmal während des erforderlichen Langzeittests angetastet werden. In diesem Artikel werden neue Teststrukturen beschrieben, die die beschriebenen Forderungen erfüllen. Außerdem werden Messergebnisse zum HCI-Effekt von NMOS-Transistoren vorgestellt, welche mit den neuen Teststrukturen ermittelt wurden.