Pinzuordnungs-Algorithmen für hochkomplexe Area-Array-Komponenten
Conference: ANALOG '08 - Entwicklung von Analogschaltungen mit CAE-Methoden - Schwerpunkt: Constraint-basierte Entwurfsmethoden - 10. GMM/ITG-Fachtagung
04/02/2008 - 04/04/2008 at Siegen
Proceedings: ANALOG '08
Pages: 6Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Meister, Tilo; Lienig, Jens (Institut für Feinwerktechnik und Elektronik-Design (IFTE), TU Dresden, Dresden)
Thomke, Gisbert (IBM Deutschland Entwicklung GmbH, Böblingen)
Abstract:
Die Verdrahtbarkeit und das Verdrahtungsergebnis von Leiterplatten, Multi-Chip-Modulen und Single-Chip-Modulen, die mit Area-Array-Komponenten bestückt sind, hängen von der gewählten Pinbelegung dieser Komponenten ab. Im Gegensatz zum Pinzuordnungsproblem im VLSI-Entwurf, bei dem eine Zuordnung von einer Vielzahl (stellenweise Millionen) Komponenten mit jeweils wenigen Pins erfolgt, zeichnen sich die Area-Array-Komponenten auf den oben genannten Verdrahtungsträgern durch Tausende von Pins aus, deren Signalzuordnung zu optimieren ist. Dieses Pinzuordnungsproblem wurde bisher wenig beachtet und ist demzufolge weitestgehend noch durch eine manuelle Vorgehensweise gekennzeichnet. Diese Arbeit stellt drei neue Pinzuordnungs-Algorithmen für die Signalbelegung bei Area-Array-Komponenten vor, welche die Zuordnung von Signalen zu physikalischen Pins automatisch erstellen und optimieren. Die Anwendung in realen Entwurfsumgebungen bestätigt ihre enorme Zeiteffizienz im Gegensatz zur bisher erfolgten manuellen Belegungsermittlung, welche im Durchschnitt einen Monat in Anspruch nimmt.