Robuster Selbsttest mit extremer Kompaktierung

Abstract:
Um Parameterschwankungen und externe Störeinflüsse während des Betriebs zu kompensieren, müssen nanoelektronische Schaltungen fehlertolerant ausgelegt werden. Beobachtet man beim Test solcher robuster Schaltungen nur das Ein-/Ausgabeverhalten, können kritische Defekte maskiert werden. Andererseits kann ein strukturorientierter Selbsttest durch transiente Fehler gestört werden, und Chips werden aussortiert, obwohl die Fehler im Systembetrieb unkritisch wären. Bei Schaltungen mit Zeitredundanz lassen sich permanente und transiente Fehler durch einen Test mit Rücksetzpunkten unterscheiden. Hier wird der Selbsttest in N Sitzungen unterteilt, die bei einem Fehler sofort wiederholt werden. Tritt beim zweiten Durchlauf einer Sitzung erneut ein Fehler auf, geht man von einem permanenten Fehler aus und der Chip wird aussortiert. Bisherige Arbeiten dazu haben gezeigt, dass Ausbeuteverluste und Testzeit mit wachsendem N abnehmen. Allerdings steigen damit auch die Kosten zum Abspeichern der Sollsignaturen für die einzelnen Sitzungen. Die vorliegende Arbeit kombiniert die Signaturanalyse mit extremer Kompaktierung und reduziert damit die Kosten für die abzuspeichernden Referenzwerte. Der Ansatz wird sowohl analytisch als auch durch Simulationen für ISCAS, ITC und NXP Benchmark Schaltungen validiert.